τ（タウ）の法則：EUV不要で1.4nm相当へ、Huaweiが挑む「時間の支配」とメモリ大洪水の到来

序論：半導体産業のパラダイムシフトとHuaweiの生存戦略

過去半世紀以上にわたり、世界の半導体産業はトランジスタの幾何学的な微細化を至上命題とする「ムーアの法則」によって牽引されてきました。しかし、プロセスノードが7nm、5nm、さらには3nmへと到達するにつれ、この法則は物理的極限と、巨額の開発費を要する「経済的限界」という二重の壁に直面しています。

さらに、業界が長年看過してきたもう一つの構造的なボトルネックが存在します。それが「メモリの壁（Memory Wall）」です。プロセッサの性能は指数関数的に向上しましたが、DRAMやHBMの帯域幅と容量の伸びはそれに追従できていません。十兆パラメータ規模の大規模言語モデル（LLM）が台頭する生成AI時代において、システムを律する支配的な制約は「計算する力」ではなく「記憶し、運ぶ力」へと完全にシフトしています。

こうした業界共通の限界に対し、米国による極限の制裁下でEUV（極端紫外線）露光装置へのアクセスを絶たれたHuaweiは、世界中のどの企業よりも早く「次なるパラダイム」へと強制的に足を踏み入れることになりました。そして2026年5月、上海で開催された国際回路システム会議（ISCAS 2026）において、同社半導体事業部プレジデントの何庭波（He Tingbo）氏は、この制約に対する新たな解答として「τ（タウ）の法則」を公式に発表しました。

本noteでは、先日、Bilibili等で公開されたメディア『張小珺商業訪談』におけるHuaweiの半導体首席科学者・廖恒博士への5時間にわたる独占インタビューを詳細に紐解き、同社の生存戦略の全貌に迫ります。

単なるチップ設計の枠を超え、ソフトウェアから物理層までを貫く「18層のフルスタックCo-design」、三次元空間で時間的遅延を圧縮し最先端プロセスに匹敵する性能を引き出す「Logic Folding（論理折り畳み）」、そしてシステム全体を結合する「UnifiedBus」技術までを詳細に解説します。

また、極限状態の中国技術陣がいかにして1.4nm水準の性能に到達しようとしているのか。そして、この「True-3D」化への移行が、テスト装置や先進パッケージング等の周辺エコシステムにどのような不可逆の波及効果をもたらすのか。今後の半導体業界の行く末を占う上で欠かせない多角的な視点から、徹底的に解剖します。